NI myRIO學(xué)生嵌入式設(shè)備

NI myRIO嵌入式學(xué)生設(shè)備是融合實(shí)時(shí)操作系統(tǒng)和FPGA技術(shù)的虛擬儀器平臺(tái)。

NI myRIO是為學(xué)生設(shè)計(jì)的嵌入式開(kāi)發(fā)平臺(tái)，能幫助他們?cè)谝粋€(gè)學(xué)期內(nèi)完成“真實(shí)工程系統(tǒng)設(shè)計(jì)”。NI myRIO支持667MHz雙核ARM Cortex-A9可編程處理器和可定制的現(xiàn)場(chǎng)可編程門陣列（FPGA），使學(xué)生可以快速開(kāi)發(fā)系統(tǒng)、解決復(fù)雜設(shè)計(jì)難題。這些都可以通過(guò)小巧方便的 NI myRIO實(shí)現(xiàn)。

NI myRIO易于設(shè)置，方便學(xué)生判斷運(yùn)行狀態(tài)。設(shè)備出廠時(shí)已配置好 FPGA，初學(xué)者可以直接運(yùn)行基礎(chǔ)功能，無(wú)需為FPGA編程。同時(shí)也支持對(duì)FPGA自定義， 并重新配置I/O。NI myRIO的可擴(kuò)展性使學(xué)生在入門的嵌入式系統(tǒng)到畢業(yè)設(shè)計(jì)或課外創(chuàng)新項(xiàng)目中均可使用。可用于實(shí)時(shí)嵌入式控制、機(jī)電一體化、機(jī)器人、視覺(jué)處理等課程教學(xué)和學(xué)生課外創(chuàng)新實(shí)踐中。

采集卡板載資源：

·Xilinx FPGA和雙核ARM® Cortex™-A9微處理器；

·三個(gè)連接端口（兩個(gè)MXP和一個(gè)與 NI myDAQ接口相同的 MSP 端口）；

·10條模擬輸入線（8個(gè)單端+2個(gè)差分）；

·6條模擬輸出線（4個(gè)單端+2個(gè)對(duì)地參考）；

·40條數(shù)字I/O線（支持SPI、PWM 輸出、正交編碼器輸入、UART和I2C）；

·擁有板載WiFi、LED 、按鈕及加速度計(jì)；

·可使用LabVIEW或C進(jìn)行編程；