渦街流量計(jì)正方法

渦街流量計(jì)查找表法常用于FPGA的設(shè)計(jì)中。在FPGA設(shè)計(jì)中常常要實(shí)現(xiàn)一些復(fù)雜運(yùn)算（如乘法、除法、三角函數(shù)等），而這些運(yùn)算會(huì)占用大量的邏輯單元，且速度難以滿足信號(hào)實(shí)時(shí)處理的要求，查找表法是解決這一問題的zui簡單、有效的方法。其基本原理[9]為：將函數(shù)所有輸入變量的運(yùn)算結(jié)果寫入FPGA的存儲(chǔ)單元中，同時(shí)以這些輸入變量作為該存儲(chǔ)單元的地址。當(dāng)運(yùn)算時(shí)，渦街流量計(jì)通過讀取存儲(chǔ)單元地址的方式獲取計(jì)算結(jié)果，這樣一來，不僅大幅減少了運(yùn)算所需邏輯單元，又滿足了實(shí)時(shí)運(yùn)算的要求。

    渦街流量計(jì)非線性修正方法的本質(zhì)其實(shí)是對(duì)渦街頻率的修正，也可以轉(zhuǎn)化為對(duì)渦街信號(hào)周期長度計(jì)數(shù)值N的修正，即對(duì)于每個(gè)輸入的周期長度計(jì)數(shù)值N（反映的是渦街頻率的真實(shí)大小），總有一個(gè)修正后的周期長度計(jì)數(shù)值輸出N'（反映的是修正后的渦街頻率）與之對(duì)應(yīng)，可見這種方法尤其適宜采用查找表方法來實(shí)現(xiàn)。

    受CPLD資源數(shù)以及功耗的限制，要求在滿足渦街流量計(jì)線性度的前提下，盡可能地利用較少的CPLD資源對(duì)儀表系數(shù)進(jìn)行修正，使渦街流量計(jì)的量程可以擴(kuò)展。而程序中查找表占據(jù)了CPLD的大部分資源，因此對(duì)其進(jìn)行優(yōu)化是十分必要的。

    為了說明修正思想及如何優(yōu)化查找表，仍以表1實(shí)驗(yàn)數(shù)據(jù)進(jìn)行說明，采用三次樣條插值法進(jìn)行儀表系數(shù)曲線逼近。如圖6所示，在正常流量范圍內(nèi)1~9.3m³/h（頻率20.41~185.87Hz），線性度在1%以內(nèi)，在此范圍的流量點(diǎn)不需要儀表系數(shù)修正。流量在0.5~1m³/h（頻率10.86~20.41Hz）時(shí)，可以保證良好的重復(fù)性，因此可以通過修正將儀表系數(shù)降到正常流量范圍所在的儀表系數(shù)區(qū)間K_min~K_max。如式（6），其中K為正常流量范圍1~9.3m³/h得到的平均儀表系數(shù)，E_L為所要求的線性度誤差即儀表的精度等級(jí)，對(duì)于液體渦街流量計(jì)E_L=0.01，氣體渦街流量計(jì)E_L=0.015。